微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教:配置语句的问题

请教:配置语句的问题

时间:10-02 整理:3721RD 点击:
如果模块1的一个输入在A时刻从模块2的输出得到,在B时刻从模块3的输出得到,请问在用配置语句进行配置的时候可以这样写吗?
if (条件1)then
I3:ram port map(CLK,RD,WR,ADDR,RAND8,DATA_out,INT);
else
I3:ram port map(CLK,RD,WR,ADDR,DATA_in,SEED8,INT);
即不同条件下输入输出有不同的搭配,该如何实现呢?
谢谢了

请教:配置语句的问题
Why not add a 2-1 MUX,use the state machine to control it, then your component can use the different input at different clock cycle.
actually, i do not know whether or not your assumption can work, but you can try,if it work,please tell me,thanks advance.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top