FPGA,CPLD和ASIC
- · ==超精密、微盲埋孔、厚铜PCB、FPC全程服务商==12-25
- · 谁有关于有限状态机的资料 谢谢!(比较详细的)12-25
- · 求助一个综合RAM的问题12-25
- · 机器视觉学习网站,中国视觉网正在改版。www.china-vision.net,请大家关注。12-25
- · 为什么我用ModelSim仿真时会莫名退出?12-25
- · who have the reference for ModelSim12-25
- · 请教:为何我的设计中时钟输出不稳定?谢谢12-25
- · 器件内部时钟问题?12-25
- · xilinx pci32 logic core question?12-25
- · 对Cyclone的疑问12-25
- · 突发奇想:曲面芯片12-25
- · Altera Stratix 器件一问12-25
- · 串行输出问题请教12-25
- · 求减压的方法12-25
- · 关于CPLD选择12-25
- · 求有帮助系统的modelsim,拉兄弟一把12-25
- · 请教:map后仿真是不是要加上GSR信号12-25
- · 请教关于Avalon总线的问题12-25
- · 3.3V的spartan3能够和5V的单片机直接对接么?12-25
- · 关于一个仿真问题 12-25
- · 请教crc的rtl代码问题12-25
- · cpld用晶振问题12-25
- · 请教关于QUARTUS的IOC的使用方法!12-25
- · pld中没用用到的I/O/脚怎么办?12-25
- · cpld间能提供时钟吗12-25
栏目分类
最新文章