• · 关于培训，请大家发表一些建设性的建议。12-25
• · 大家帮忙 windows and linux install.....12-25
• · 求IP开发的标准。12-25
• · 怎么样实现地址加1？12-25
• · 比较烦，想转向SystemVerilog,可是公司刚买的SUMMIT的全套系统级工具12-25
• · 请教 XC3S400 的1.2v电源如何解决12-25
• · 关于PCI问题12-25
• · 请教各位高手在哪儿能得到免费ChipScope Pro，thinks！ (无内容)12-25
• · 关于MAX7000A系列供电12-25
• · ISE怎么统计程序最后所用的门数啊？－－－请指教12-25
• · 32位alu设计12-25
• · pci initiator是什么意思！12-25
• · 请问仿真的时侯inout型的管脚应怎么处理？12-25
• · xilinx的 spartan II FPGA器件时什么器件？12-25
• · 仿真库如何建立？12-25
• · 関於斑竹编写的PCI Slave 源代码12-25
• · 这种芯片怎样上机进行测试？12-25
• · 怎么把synplify pro生成的网表文件添加到quartus4.0中？12-25
• · inout型信号问题12-25
• · 请教Modelsim中后仿真的问题12-25
• · 请教verilog有限状态机的综合和仿真问题12-25
• · ask for help！12-25
• · 请问在modelsim xe下，如何编译ise的库？12-25
• · VHDL描述的ad转换和ad转换器有什么区别呢？ 有这个还要ad转换器干嘛12-25
• · 实现过程中这个提示信息该如何处理12-25