微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > cpld用晶振问题

cpld用晶振问题

时间:10-02 整理:3721RD 点击:
我用的cpld要求晶振的供给电压是3.3V,我用的是kds的20M晶振,以前用都是5V供电,现在改为3.3V行吗?

cpld用晶振问题
那位朋友知道的给指点一下吧,我现在找不到关于kds晶振的资料了!

cpld用晶振问题
做个实验看看

cpld用晶振问题

估计对晶振输出的频率精度、稳定度有影响

cpld用晶振问题
我也是这么想的,原先也向作试验看看,但是意义不大,即使起振了也不敢说一定行,稳定性和精度什么的都不敢保证,到他的网站去找也是一无所获,朋友们有这样用过的吗?

cpld用晶振问题
为什么不换个晶振呢?

cpld用晶振问题
[这个贴子最后由showting在 2005/02/23 10:31am 第 1 次编辑]
这个晶振已经卖好了,换的话还得重复投资,现在看看能不能用,如果不行就得换了...
强行接3.3V好像不行,有人这样做过,输出的结果有时不稳定....
叹息兄,3.3V供电的晶振能给介绍一个吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top