微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教关于Avalon总线的问题

请教关于Avalon总线的问题

时间:10-02 整理:3721RD 点击:
最近有哥们在设计avalon总线的接口时,要进行流传输
avalon的流传输过程中,较基本传输增加了readyfordata、dataavaialbe、endofpacket三个信号,但是却较基本传输省却了waitrequest信号。
这兄弟为了达到基本传输与流传输的统一性的方式采用了以下方法:
在连续传输过程中不使用readyfordata、dataavaialbe、endofpacket,而是仍然使用wairequest信号来代替流传输中readyfordata、dataavaialbe信号的功能。当其为低时表明数据有效可以传输,而高时表明不能传输。
由于感觉协议上没有谈及这个方式,因此特发帖询问

请教关于Avalon总线的问题
我仔细分析了一下,其实从逻辑上来看这两种方法确实似乎是可以这样用的,但Altera的人不是傻子,设置这readyfordata、dataavaialbe信号是有用意的
说说我的理解
主要是由于流传输使用readyfordata、dataavaialbe两个信号,当其被置无效后,表明实际就让出了总线使用权,这时使得其它设备可以使用总线,而如果使用waitrequest的延迟周期传输则不会让出总线使用权,
所以基于这些考虑,除非你认为你的流传输确实不需要总线考虑avalon总线的仲裁机制,那么你可以象如上这种用法
ok
仅仅是我刚才对比了一下后的看法,可能未必正确,希望指正

请教关于Avalon总线的问题
还想请教一下,在流模式从端口传输时,是否能够使用waitrequest信号来进行一些延迟呢?
但这种延迟并不影响总线仲裁结果,只是将传输时间延长了

请教关于Avalon总线的问题
不过从另外一个角度来看,实际他的设计只能说是连续的基本传输操作,而不能说成是流传输

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top