微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > cpld间能提供时钟吗

cpld间能提供时钟吗

时间:10-02 整理:3721RD 点击:
一个cpld能给另外一个cpld提供时钟吗,或者是一个cpld能否给一个fpga提供时钟?

cpld间能提供时钟吗
如果对时钟的抖动,频偏要求不是很高的话,可以。

cpld间能提供时钟吗
他的抖动和频偏能达到什么程度?我需要的时钟频率是20--30MHz,这样的频率能行吗?

cpld间能提供时钟吗
这个和很多因数有关,比如你的芯片型号,输入时钟本身的抖动和频偏等等。

cpld间能提供时钟吗
ding

cpld间能提供时钟吗
我觉的一般设计是可以的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top