微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 帮我分析一下

帮我分析一下

时间:10-02 整理:3721RD 点击:
我用quartus做一个24位可预置的双向计数器,在整个compiler过程当中都是正确的,但在仿真过程中出现了许多:Warning: Found logic contention at time 100.0 ns on bus node |qin|q[0](q是输出/输入端口),而且输出的数据是forcing unknown (我在这把预置端口和计数输出端口用inout定义成输入/输出端口;而当我把预置端口和计数器输出端口定义成独立的端口,仿真就没任何问题)我还是希望能节省几个I/O口,请帮我分析一下是哪出了问题,谢谢!

[求助]帮我分析一下
很可能是双向IO的写法不对!
assign pin_io = pin_out_en ? pin_out : 1'bz;
assign pin_in = pin_io;

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top