微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问大家都是怎么分析和看懂别人写的源代码的?

请问大家都是怎么分析和看懂别人写的源代码的?

时间:10-02 整理:3721RD 点击:
接手一个类似于i2c的接口电路,主要是完成ASIC的核心部分和microprocessor之间通信.代码长达100多叶,光是ASIC内部的register就定义了1000多个,又不可能重新写.
原作者已经跳槽并无法联系,我想这种情况大家都会遇到或者将会遇到.
不知道各位都是用什么方法和工具来吃透这种文档不太完全的代码的?

请问大家都是怎么分析和看懂别人写的源代码的?
I suggest to use debussy. It's very effective to understand the whole design

请问大家都是怎么分析和看懂别人写的源代码的?
我有时候也会把代码综合一下看看原理图。

请问大家都是怎么分析和看懂别人写的源代码的?
文档不全、原作者又无法交流的设计,最好的方法是重新设计。
因为等你看明白了别人的,有那时间自己早设计好啦。
所以一个好的设计,文档和设计管理是重中之重,花时间规范好设计管理,比什么都重要。
文档没写明白,俺是从来不准开始做设计的;没有详细文档的设计也视为无效设计,即使能工作也不能要。因为那种设计只是属于个人大脑,不属于公司和大家可以拿来复用的。

请问大家都是怎么分析和看懂别人写的源代码的?
支持,,老扁,,对于没有文档的东西,,作者如果命名规范,,注释详尽,,还姑且可以参考,,如果……的话,,那就只有重新设计,,不过还是可以一些代码,,但还是有限。

请问大家都是怎么分析和看懂别人写的源代码的?
Debussy虽然是最好的Debug工具,但是对BIDI-port的trace有时也弄错方向(也许我使用的版本较低)
对于asynchrous bus interface这种设计,既有asynchrous有关的问题,又有bus有关的问题,虽然看似简单,其实是最难处理的.对于synchrous datapath的设计,结合看电路图和波形图来分析是很好的方法,但是对于async bus的设计,效果就不是很理想了.
我想作者不写文档的原因一般有两种情况,
1.任务重时间紧.(有过上百万门TTM project的设计经验的就知道,一般是type out之后喘口气的时候才把文档补齐的)
2.有意保留,以防不测.(有过被裁员的经验的才真正知道公司卸磨杀驴的本性,而不论你的技术有多强,文档写的越全愈好就越容易被别人替换的道理上面大家已经说得很清楚了)
3.多说一句,如果设计都可以reuse,那么将来需要的ASIC desinger就会越来越少,难怪有人说IT这个行业是个自杀性的行业,设计工具越来越先进,设计人员却越来越难过.
为什么analog desinger的饭碗那么牢固,就是reuse的可能性差,一旦工艺改变,就要重新开工领工资!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top