FPGA 请教

我的一块板子，输入时钟和数据，时钟上升沿没有对准数据中间，我能不能在FPGA中加一些‘not‘器件让时钟上升沿对准数据中间，以便我对数据处理，这样搞可靠吗?
thanks for the friends who reply comments;

FPGA 请教
可以，很可靠。

FPGA 请教
thank you老扁thank you