微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 一句语法

一句语法

时间:10-02 整理:3721RD 点击:
刚入门,问题有点傻,见笑了,是用verilog的
dout<=#1 din
这句阻塞赋值中,#1是什么意思

一句语法
看看一本语法书
上面都有的
是延迟一个时间单位

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top