• · 想参加EDA电子设计大赛需要学什么东西啊？12-25
• · 请问现在搞测试的如何？12-25
• · veriolg为什么不能导入图像文件？12-25
• · 菜鸟求教（基于RAM的FPGA 下载）12-25
• · is the clock constraints of top module the same as that of submodule.12-25
• · 请教一个关于synplify的简单问题12-25
• · Synplify能通过,但是Quartus综合报错12-25
• · 欧姆电阻的计算机仿真测试的讨论12-25
• · 求：51商业 IP Core12-25
• · 用硬件描述语言编写一个模块，实现12-25
• · 数据下载和上传问题12-25
• · modelsim库编译后，为什么在后仿真还是提示找不到？ (无内容)12-25
• · 请cdcll和从cdcll处获得过vhdl for mepg4的兄弟共享一下vhdl for mpeg412-25
• · 请教MC&ME, section filter 是什么意思。12-25
• · 如何确保芯片上的电源完整性12-25
• · modelsim问题的请教？12-25
• · 请问一般什么样的设计用到移位计算呢？12-25
• · 集中精力讨论IC设计12-25
• · 流片成品率问题请教12-25
• · CPLD 加载前（新片子）加电后就发热，加载后更热12-25
• · 请问writing testbench中的procedural interface和Utility Packages意思？12-25
• · 大家看看这两个题，谢谢了！12-25
• · 虚心请教 xilinx 仿真问题（关于 ip coregen）！12-25
• · 请问synplify的哪个版本能够支持xilinx公司的XC3S400012-25
• · 新手疑问啊，高手们帮帮忙。12-25