微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 新手疑问啊,高手们帮帮忙。

新手疑问啊,高手们帮帮忙。

时间:10-02 整理:3721RD 点击:

用modelsim后仿真的时候总是报告建立/保持时间冲突,可是如果只要修改testbench的时序(时钟周期不变),后仿真就可能消除这些冲突,不知道为啥?是设计本身存在缺陷,还是编写testbench的时候要注意什么?高手帮忙

新手疑问啊,高手们帮帮忙。
你综合的时钟是多少呀
仿真时的时钟是不能高于它的

新手疑问啊,高手们帮帮忙。
综合后有70多,我只用了50M

新手疑问啊,高手们帮帮忙。
综合的约束写完整没

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top