设计题目：实时钟
共阴数码管显示时、分、秒，输入为4MHz
新手可做此题，时间截至10.20
每个人单独做，先提交方案及原理框图，
压缩成rar或zip文件上传到该主题
注意：上传时加密你上传的帖子，用户威望至少需要0
设计题目：实时钟
我以前再学校时做过
设计题目：实时钟
我是新手，我加入，能不能给点资料?
设计题目：实时钟
小编，这个设计题目我已经做完了，可是不知该怎样加密发送上去。我希望小编在截止时间内告诉我，我很想报名参加！
设计题目：实时钟
如果要参加那么请到专门的报名处报名
如果要上传设计，为了防止其他设计成员无意中参考到你的设计，因此在发帖时设置威望至少为4，这样就只有少数几个班主可以看到了。等大家都做完之后可以取消此约束
设计题目：实时钟
算我一个，新手在这里学习吧
设计题目：实时钟
什么程度算新手啊！
设计题目：实时钟
没有明确的定义，如果你觉得这个题目没有挑战性，就去做i2c的吧。如果觉得有点意思，欢迎参加。
设计题目：实时钟
小编有没有确定什么时间截至，安排大家怎样讨论，要达到一个什么样目标……
设计题目：实时钟
这个项目因为是单人项目，所以没有分组讨论的情况，大家报名以后就可以开始动手做，已经有人提交结果了。
我想可以一步一步来，先做个简单的，只要有计时功能和数码管显示就可以。以后再增加set time和alarm的功能。
所以目前的设计要求很简单：
输入： 1个 4M的时钟，1个reset（低有效）。
输出： 6组 数码管驱动信号，每两组分别代表时，分，秒。
可以用VHDL或verilog。要有testbench。
布线工具选ise或quartus ii。
别忘了，先写文档，请把设计文档一起提交上来
设计题目：实时钟
其实就是60进制计数器的设计。
设计题目：实时钟
输入一个时钟，在加个分频器
设置时间日期可能比较复杂一些
设计题目：实时钟
hehe,俺也正研究这个呢。32.768KHz的。谁介绍一下?
设计题目：实时钟
各位老大，这个我做过，只不过是好像有点小问题，另请问一下怎么样设计文档是什么样的?在小公司，不做设计文档，有没有什么格式，要求?
设计题目：实时钟
小编啊,什么时候能公布作品?我很想看看.
设计题目：实时钟
还有24进制。