• · Net interconect area面积是Cell area面积的9倍11-26
• · 回到什么地方读大学的11-26
• · 用ultraedit时与modelsim的格式问题11-26
• · 请大家帮看下这个串口程序为啥不好使呢11-26
• · 静态时序分析与时序仿真11-26
• · 网上看到一道面试题11-26
• · 用FPGA实现BP神经网络11-26
• · 在顶层用生成语句例话1024个模块会不会出问题？11-26
• · 新手关于设计文档的疑惑11-26
• · 敢问下是不是在CPLD里面无法实现RAM结构？11-26
• · 请教cpu与fpga中断问题！11-26
• · 请教一个阻塞跟非阻塞的问题11-26
• · SOC数字设计的方法？11-26
• · 如何产生一个平缓上升沿/下降沿的信号？11-26
• · 问仿真问题11-26
• · DC中如何设置wire load model为0？11-26
• · 关于综合11-26
• · 请教一个比较基本的Verilog语法问题11-26
• · FPGA的语句请教11-26
• · verilog问题请教。11-26
• · 请教边沿检测电路怎么实现11-26
• · 关于xilinx28纳米FPGA11-26
• · 怎样完成语音比较呢11-26
• · 请教个关于时钟对齐的问题11-26
• · verilog　语法问题？11-26