微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > SOC数字设计的方法?

SOC数字设计的方法?

时间:10-02 整理:3721RD 点击:
最近关于SOC模块化设计流程有点迷糊,比如设计中有三个模块IP1 IP2 IP3,是每个模块单独设计,单独综合最后在encounter里面合好呢还是都在一起综合后一起给后端好?各有什么优缺点啊?(如果一起综合的话,那每个模块应该进行到哪一步后再一起合呢?),请高手指点!

没有人回答吗?

top-down 的方法可以使面积更小,时序更好,因为对子模块边界也进行了优化

先把每个模块综合好,然后再合在一起,当然前提是边界处最好都是寄存器输入/输出,否则的话要自己设置边界条件,这就比较烦了,还不如一锅粥扔给工具,多给点时间优化。

恩 时间和效率的关系

design不大就一起合,
design太大就单独合。

好!顶一个!

#4,#6 说的有理

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top