如何产生一个平缓上升沿/下降沿的信号？
时间：10-02
整理：3721RD
点击：
希望对电容上电压采样时尽可能减小开关引入的噪声，对电容进行清零的复位信号想设计成平缓上升沿/下降沿的信号，大概在1us左右，如何能实现?
谢谢！
谢谢！
这样的时钟和高速IC的设计趋势 格格不入啊
非高速IC，不知道数字电路中是否有这样的应用
很奇妙的想法，你加个电阻不就完了。
你电容有多大?
可以加一个软启动电路
300fF左右
1# myee
学习了
路过，看解答
我是很奇怪为什么要平缓呢?
LZ说哈有什么好处?
好！顶一个！
建议用RC延时。