微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 问仿真问题

问仿真问题

时间:10-02 整理:3721RD 点击:
用ise做的
在behavioral simulaiton阶段,波形是正确的,如下面这张图



但是在post-map和post-route simulation阶段,波形就错了






我也不知道具体错在哪里
高手帮帮我,谢谢

应该是器件延时和路径延时方面的问题吧,还有不定态呢。看看你的testbench里面给的激励和设计中的时序关系满足不满足。

还有一种可能是设计本身的缺陷,前仿时不会有问题,但不能综合或者综合有错误,这样后仿必然过不了。

顶一下!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top