微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 用ultraedit时与modelsim的格式问题

用ultraedit时与modelsim的格式问题

时间:10-02 整理:3721RD 点击:
大家好,目前我用ultraedit,但是有有一个问题,一直到现在也没有解决,就是在ultraedit中我设置好了格式(比如说缩进),用modelsim再打开相同的文件时格式就乱了,请问,这个问题如何解决啊!先谢过了

我的也没解决~在Quartus里打开也会变掉,但是我也不管了

建议在编写CODE的时候,不要用TAB键,用空格替代

3# 心海的一滴泪
tab和空格我都试过了,格式还是会变,郁闷啊!

完全不用modelsim的编辑器

5# hdu111
那我用什么在modelsim中打开verilog啊,我编辑的时候从来不用modelsim的啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top