verilog问题请教。

这么简单的问题就不知道看书?

路过，看看那

小编不是一般的能捣浆糊。

呵呵，书上都有的，看看就知道了

用assign赋值

1# qiqixz114 可综合逻辑不要用inout

还没用过inout呢

不要在always里对inout赋值

我还没用过inout
不过用也是在IO上，assign语句吧

呵呵，书上有

最近也开始用evrilog了，进来看了还是有点收获！哈

用assign

不建议用inout

底层模块最好不要用INOUT，在顶层模块中用ASSIGN赋值

inout a;
input oen, b;
assign a = oen ? 1'bz : b;

如果综合的话，用INOUT是不可以综合的

路过 看看

inout用assign赋值吧，得是wire

我经常用耶 是不推荐 但是也能用

inout为wire类型的，不能用always赋值，只能用assign。

输出的时候置成需要的值，其他时候置成高阻

顶一下！