微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 在顶层用生成语句例话1024个模块会不会出问题?

在顶层用生成语句例话1024个模块会不会出问题?

时间:10-02 整理:3721RD 点击:
在顶层用生成语句例话1024个模块会不会出问题?比如扇出不够,导致信号线边沿变化时间加长等?
有什么办法解决的?我可以把数据在有效的时候才送进去,但是时钟一直存在,那么这个时钟就会出问题了
大侠们帮帮忙

大家帮忙一下

综合工具有扇出最大数的控制,超过了它会自己推一把。你例化了跑跑不就知道行不行了。
时钟一直有效会出问题是什么意思?

什么电路需要一下例化1024个器件?是否有更好的解决方案?

1024个模块,好多啊。考虑是否能把某些模块合并试试吧

顶一个

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top