微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 静态时序分析与时序仿真

静态时序分析与时序仿真

时间:10-02 整理:3721RD 点击:
自己做了一个工程,静态时序分析的结果CLK信号的SLACK是负值(-7.399ns),书上说该值是负值时说明时序不对,但是我感觉时序仿真的结果是对的。是不是时序仿真波形正确就不用管静态时序分析的结果了?请高手指点!

2# wine_boy
我用的是时序仿真,不是功能仿真啊?

STA is signoff tool
dynamic simulation can not cover .

静态时序仿真的结果才有权威性吧,我们老实说要更在乎静态时序仿真的

静态时序分析正确是必要条件。

你确认你约束没问题吗?

看小编的情况应该是STA的约束没加对

不明白~

DDDDDDDDDDDDDDDD

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top