微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Net interconect area面积是Cell area面积的9倍

Net interconect area面积是Cell area面积的9倍

时间:10-02 整理:3721RD 点击:
大家好,麻烦各位帮我看看这样,Net interconect area面积是Cell area面积的9倍。这样是不是不正常啊,要多少才正常呢?导致连线面积过大的原因可能有哪些呢?谢谢。
Library(s) Used:
    slow (File: /home/binsun/ftp/dc_sam/lib/slow.db)
Number of ports:               16
Number of nets:             55983
Number of cells:            40872
Number of references:         200
Combinational area:       493351.692013
Noncombinational area:    1105356.101681
Net Interconnect area:    12304291.000000
Total cell area:          1598707.750000
Total area:               13902998.750000

ddddddddddddddd

你用的应该是.18或者以下的wire model吧?此时,根据wire model计算出来的连线面积会很不准。

不准,一般都不看

dc的area report 只能做个参考,具体面积多大要看布线后的情况。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top