• · 活动获奖名单！11-27
• · xilinx ROM初始化文件coe和mif的区别与作用11-27
• · axi bfm license11-27
• · ISE13.1生成core时报错11-27
• · 7月～8月期的评选需要推后几天11-27
• · xilinx system generator中的交织问题11-27
• · XC6VLX240T-2FFG1156C功耗如何评估11-27
• · 请教一个关于Formality软件使用的问题11-27
• · 關於ISE14.3 連到modelsim10.1c 64bit11-27
• · 是不是得需要懂得硬件编程啊11-27
• · ［Zynq征文]helloworld程序参考11-27
• · 从零开始，搭建zynq-7000的PS硬件平台--SPI Flash和SD卡接口11-27
• · VIRTEX6 上platform flash 读写11-27
• · microblaze外设的寄存器的地址如何设置11-27
• · Vivado HLS软件中怎样加载更多的板子11-27
• · modelsim_6.5 破解，求指点11-27
• · Virtex-5 和DDR2接口管脚约束11-27
• · 这段xilinx官网xapp879中的代码能够综合吗？初始化存储器用了initial啊11-27
• · 参加XILINX设计分享及创意活动，赢取LX9开发板及FPGA图书（每月一套开发板, 人人有奖)11-27
• · Avnet S6LX16 评估板的使用11-27
• · mig生成的DDR的IP核的问题11-27
• · vivado 都需要哪些license？11-27
• · 如何在verilog中调用vhdl模块，最好给个例子，万分感谢！11-27
• · ISE软件仿真可以观察中间变量吗11-27
• · 有没有人有做DPD的？11-27