• · vivado clock wizard11-27
• · 7月～8月期的获奖名单11-27
• · 6~7月奖品已经发放完毕，两日内没有收到奖品的在这里回帖说明11-27
• · 关于System Generator 的编译时间11-27
• · 9～10月份评比即将公布11-27
• · 试用BASYS2开发板11-27
• · 有关XILINX的有奖活动11-27
• · Linux下的MIG配置！11-27
• · modelsim，quartus等仿真工具11-27
• · ISE综合后summary内容不更新11-27
• · 3D plus ddr的使用11-27
• · System Generator for DSP下载11-27
• · win7用哪个版本的ISE好啊？还有相应的Matlab以及modelsim11-27
• · 验证功能覆盖率问题11-27
• · vcs 设置中出错了11-27
• · vcs 启动错误11-27
• · 一个关于VERILOG写counter的问题11-27
• · PT功耗评估11-27
• · zynq芯片评测11-27
• · ISE14.4，Vivado2013安装11-27
• · Xilinx在线逻辑分析仪chipscope inserter 有两个输入时钟怎么办11-27
• · 板子上有两片fpga，怎么同时调试？11-27
• · Quartus2中两级流水线加法器遇到的问题11-27
• · 比较两个FPGA Evaluation Kit，求建议11-27
• · 关于XILINX FPGA的SPI模式加载求救11-27