• · 对SRAM的时钟做clock gating有没有意义11-27
• · FPGA里面的serdes需要training吗？11-27
• · 怎么固定Xilinx FPGA某个模块11-27
• · FPGA+OV9655+VGA11-27
• · modelsim 门级仿真建立保持时间报错的问题11-27
• · 1000分求Precision Synthesis 2012C FOR LINUX11-27
• · 想自己做一个最高频率可达200MHz的Altera的FPGA开发板11-27
• · 安装ISE后无法启动PlanAhead11-27
• · DC 综合 memory 延时过大11-27
• · 时钟分频处理的问题，请大家帮忙看看11-27
• · ue编辑器的语法高亮显示11-27
• · 传统huffman编码的verilog（VHDL）实现！11-27
• · 关于formality的几个问题11-27
• · 如何使用formality验证ISE place&route后的结果11-27
• · 两个位宽很小，深度很小的ram可以占用一个18K的BlockRam 吗11-27
• · 在使用synplify和ise的时候不能识别gtech库？11-27
• · 5. synplify综合错误：Port ‘m_clk’ on Chip drives PAD loads and non PAD loads11-27
• · 关于ISE高级组件Floorplanner,FPGA Editor,Floorplan Editor的学习资料11-27
• · 关于glue logic“胶合逻辑”的问题11-27
• · vivado综合的时候一直停止final netlist cleanup11-27
• · ISE的summary中IOPAD的统计是指什么啊？11-27
• · debussy中如何只dump端口信号11-27
• · Zynq PL的AXIUART？11-27
• · 如何评估方波的质量？11-27
• · modelsim 10.0a 破解方法11-27