DC 综合 memory 延时过大
时间：10-02
整理：3721RD
点击：
用的chart的库，综合有路径时序报告如下所示，不知道为什么，memory 的延时很大。
谁帮忙看看。
Startpoint: OPCODE_reg[0]
(rising edge-triggered flip-flop clocked by clk_100)
Endpoint: IMMEDIATE_2_reg[6]
(rising edge-triggered flip-flop clocked by clk_100)
Path Group: clk_100
Path Type: max
Des/Clust/Port Wire Load Model Library
------------------------------------------------
wsn_top ForQA CSM35OS142_min
Point Incr Path
-----------------------------------------------------------
clock clk_100 (rise edge) 0.00 0.00
clock network delay (ideal) 3.10 3.10
OPCODE_reg[0]/CP (denrq2) 0.00 3.10 r
OPCODE_reg[0]/Q (denrq2) 1.07 4.17 r
U37197/Z (buffda) 0.23 4.40 r
U22776/ZN (inv0d4) 0.06 4.46 f
U37925/ZN (oan211d1) 0.71 5.17 r
U22795/ZN (nd02d2) 0.10 5.26 f
U37961/ZN (nd04d1) 0.27 5.53 r
U22789/ZN (nd02d2) 0.11 5.63 f
U22842/ZN (invbd2) 0.12 5.75 r
U33627/ZN (nr02d1) 0.08 5.84 f
U37170/ZN (aoi21d2) 0.69 6.53 r
romram/DO[2] (romram) 6.04 12.57 f
U39314/ZN (aoim31d1) 0.90 13.46 f
romram/DO[3] (romram) 6.05 19.52 r
U23373/ZN (inv0da) 0.07 19.58 f
U23392/ZN (nd02d4) 0.11 19.69 r
U23349/ZN (inv0d2) 0.05 19.74 f
U37706/ZN (oai31d1) 0.53 20.27 r
U23599/ZN (nd03d1) 0.18 20.45 f
U39310/ZN (aoi22d1) 0.43 20.88 r
U37074/ZN (nd03d2) 0.33 21.21 f
romram/DO[5] (romram) 6.04 27.24 f
U39263/ZN (nd12d1) 0.26 27.50 r
U22862/ZN (nd02d4) 0.16 27.66 f
romram/DO[6] (romram) 6.04 33.70 r
U23427/ZN (inv0d0) 0.09 33.79 f
U38430/ZN (oai21d1) 0.58 34.37 r
U37168/ZN (nd02d1) 0.16 34.53 f
U38435/ZN (nd04d1) 0.35 34.88 r
U37165/Z (mx02d4) 0.44 35.32 r
U37149/ZN (inv0d4) 0.07 35.38 f
C3101/Z (or02d1) 0.35 35.74 f
C3092/Z (or02d1) 0.36 36.09 f
C3082/Z (or02d1) 0.43 36.52 f
U37123/Z (an03d2) 0.41 36.92 f
U38028/ZN (nd12d1) 0.20 37.13 r
U37126/ZN (inv0d2) 0.10 37.23 f
U37154/ZN (nd03d2) 0.20 37.43 r
U37153/ZN (invbd2) 0.13 37.56 f
U37152/ZN (nd03d4) 0.19 37.75 r
U37140/ZN (inv0d4) 0.06 37.80 f
U23602/ZN (nd02d4) 0.16 37.96 r
U37155/ZN (inv0d2) 0.05 38.02 f
U38034/ZN (nd12d1) 0.18 38.20 r
U37119/Z (an12d2) 0.55 38.75 f
U38143/ZN (aoi22d1) 0.44 39.19 r
U38144/ZN (nd04d1) 0.25 39.43 f
U38145/ZN (oai21d1) 0.42 39.85 r
U23612/ZN (nd03d2) 0.39 40.25 f
IMMEDIATE_2_reg[6]/D (denrq1) 0.00 40.25 f
data arrival time 40.25
clock clk_100 (rise edge) 31.00 31.00
clock network delay (ideal) 3.10 34.10
clock uncertainty -3.10 31.00
IMMEDIATE_2_reg[6]/CP (denrq1) 0.00 31.00 r
library setup time -0.75 30.25
data required time 30.25
-----------------------------------------------------------
data required time 30.25
data arrival time -40.25
-----------------------------------------------------------
slack (VIOLATED) -10.00
谁帮忙看看。
Startpoint: OPCODE_reg[0]
(rising edge-triggered flip-flop clocked by clk_100)
Endpoint: IMMEDIATE_2_reg[6]
(rising edge-triggered flip-flop clocked by clk_100)
Path Group: clk_100
Path Type: max
Des/Clust/Port Wire Load Model Library
------------------------------------------------
wsn_top ForQA CSM35OS142_min
Point Incr Path
-----------------------------------------------------------
clock clk_100 (rise edge) 0.00 0.00
clock network delay (ideal) 3.10 3.10
OPCODE_reg[0]/CP (denrq2) 0.00 3.10 r
OPCODE_reg[0]/Q (denrq2) 1.07 4.17 r
U37197/Z (buffda) 0.23 4.40 r
U22776/ZN (inv0d4) 0.06 4.46 f
U37925/ZN (oan211d1) 0.71 5.17 r
U22795/ZN (nd02d2) 0.10 5.26 f
U37961/ZN (nd04d1) 0.27 5.53 r
U22789/ZN (nd02d2) 0.11 5.63 f
U22842/ZN (invbd2) 0.12 5.75 r
U33627/ZN (nr02d1) 0.08 5.84 f
U37170/ZN (aoi21d2) 0.69 6.53 r
romram/DO[2] (romram) 6.04 12.57 f
U39314/ZN (aoim31d1) 0.90 13.46 f
romram/DO[3] (romram) 6.05 19.52 r
U23373/ZN (inv0da) 0.07 19.58 f
U23392/ZN (nd02d4) 0.11 19.69 r
U23349/ZN (inv0d2) 0.05 19.74 f
U37706/ZN (oai31d1) 0.53 20.27 r
U23599/ZN (nd03d1) 0.18 20.45 f
U39310/ZN (aoi22d1) 0.43 20.88 r
U37074/ZN (nd03d2) 0.33 21.21 f
romram/DO[5] (romram) 6.04 27.24 f
U39263/ZN (nd12d1) 0.26 27.50 r
U22862/ZN (nd02d4) 0.16 27.66 f
romram/DO[6] (romram) 6.04 33.70 r
U23427/ZN (inv0d0) 0.09 33.79 f
U38430/ZN (oai21d1) 0.58 34.37 r
U37168/ZN (nd02d1) 0.16 34.53 f
U38435/ZN (nd04d1) 0.35 34.88 r
U37165/Z (mx02d4) 0.44 35.32 r
U37149/ZN (inv0d4) 0.07 35.38 f
C3101/Z (or02d1) 0.35 35.74 f
C3092/Z (or02d1) 0.36 36.09 f
C3082/Z (or02d1) 0.43 36.52 f
U37123/Z (an03d2) 0.41 36.92 f
U38028/ZN (nd12d1) 0.20 37.13 r
U37126/ZN (inv0d2) 0.10 37.23 f
U37154/ZN (nd03d2) 0.20 37.43 r
U37153/ZN (invbd2) 0.13 37.56 f
U37152/ZN (nd03d4) 0.19 37.75 r
U37140/ZN (inv0d4) 0.06 37.80 f
U23602/ZN (nd02d4) 0.16 37.96 r
U37155/ZN (inv0d2) 0.05 38.02 f
U38034/ZN (nd12d1) 0.18 38.20 r
U37119/Z (an12d2) 0.55 38.75 f
U38143/ZN (aoi22d1) 0.44 39.19 r
U38144/ZN (nd04d1) 0.25 39.43 f
U38145/ZN (oai21d1) 0.42 39.85 r
U23612/ZN (nd03d2) 0.39 40.25 f
IMMEDIATE_2_reg[6]/D (denrq1) 0.00 40.25 f
data arrival time 40.25
clock clk_100 (rise edge) 31.00 31.00
clock network delay (ideal) 3.10 34.10
clock uncertainty -3.10 31.00
IMMEDIATE_2_reg[6]/CP (denrq1) 0.00 31.00 r
library setup time -0.75 30.25
data required time 30.25
-----------------------------------------------------------
data required time 30.25
data arrival time -40.25
-----------------------------------------------------------
slack (VIOLATED) -10.00
路径也太长了，加了那么多的buf。
可能是你约束有问题
工艺库的memory参数有关吧，建议看看工艺库的memory说明。
1.有可能是约束有问题
2.可能和库有关。
学习了