微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > modelsim 门级仿真建立保持时间报错的问题

modelsim 门级仿真建立保持时间报错的问题

时间:10-02 整理:3721RD 点击:
mdelsim 在做门级仿真时,对于不满足建立保持时间的情况是如何处理,是否只会报错终止,如果是,那么是否有方法可以强制取消建立保持时间规则检查,谢谢。

强制取消可以,但要分清楚是否是不用考虑的时序路径。如果遇到不满足,就要和后端去确认,网表是不是有问题,然后还有看看验证环境的激励是不是给的满足时序要求,后仿真的激励是需要考虑线路延时的,还有时钟和异步信号的处理都要满足真实情况,不能简单模拟通过RTL的仿真就算完。后仿真出现的不满足建立保持时间的情况还是比较重要的,一定不能轻视。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top