• · 应届小硕，请问大虾：ASIC与FPGA发展前景怎样？11-27
• · 一个FPGA板同时例化两个相同系统的问题11-27
• · 关于verdi读取vhdl文件的问题！11-27
• · 关于Altera的DDR2 IP核中的dqsupdate引脚的问题11-27
• · 关于Altera的DDR2 IP核问题11-27
• · 数据采集卡的实现！11-27
• · 问一下一段代码的电路怎么实现，怎么给信号赋x值11-27
• · FPGA 捕获GPS C/A码11-27
• · 关于STRATIX IV 中的PLL输出多个时钟的问题11-27
• · DC综合后slack计算不对11-27
• · 数据速率转换11-27
• · SDP-RAM的IP时序问题11-27
• · XPS error : 新建工程时崩溃？11-27
• · linux下modelsim license问题的解决方法11-27
• · 求 quartus II出12.1版的破解.11-27
• · 一个DDR的IP要多少钱？11-27
• · 大神求教育关于，ddr3位宽的问题11-27
• · Xilinx Virtex-5 FPGA的DCI问题11-27
• · lvds后仿问题11-27
• · 请教systemc的deprecate问题11-27
• · 使用ise ip core实现ifft遇到问题，求解11-27
• · nios ii中用flash programmer的问题11-27
• · 请问formality可以做RTL-RTL的验证吗？11-27
• · 请教D触发器时钟锁存问题11-27
• · 问下下面几段代码的区别？11-27