微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于Altera的DDR2 IP核中的dqsupdate引脚的问题

关于Altera的DDR2 IP核中的dqsupdate引脚的问题

时间:10-02 整理:3721RD 点击:

Altera的DDR2 IP核中的dqsupdate引脚是干什么用的啊?为什么我设置好了IP核,编译时出现了如下问题
Error (15329): I/O atom "ddr2_dqs[1]" has port DQSUPDATEEN that must be connected to the dqsupdate output of a DLL because the dqs_ctrl_latches_enable parameter is set to true








我用的是EP2S30F672I4,请问是什么情况呀,求大神解惑

你有个使能信号需要接到DLL上作为DQS更新输出。
如果不需要这个使能,你就要把参数设置中的dqs_ctrl_latches_enable设置为false

谢谢大神,可是IP核的参数设置里面没有dqs_ctrl_latches_enable的设置呀

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top