关于Altera的DDR2 IP核问题

编译IP核时出现以下问题
Error (15329): I/O atom "ddr2_dqs[1]" has port DQSUPDATEEN that must be connected to the dqsupdate output of a DLL because the dqs_ctrl_latches_enable parameter is set to true
请大神解惑呀

是基于ALTERA的哪一款FPGA?看看是否产生example design，编译这个example design.
步骤：
1）先综合代码；
2）tools -> tcl script -> 找到路径下的***pin_assignment.tcl
3）综合全部工程
4）assignement -> back annotate，此时可以看到所有的PIN的分配好了
5）接着在这个基础上修改PIN位置

是EP2S30F672I4，谢谢大神指教，我试试哈

是EP2S30F627I4，谢谢大神指教，我去试试