lvds后仿问题

时间：10-02 整理：3721RD 点击：

在用quartusii8.0时，最终生成的 .vo网表文件顶层没有差分信号的负端口。在用quartusii12.0时，最终生成的 .vo网表文件顶层有差分信号的负端口(就是那些类似"\lvds_clk(n)"等信号)。
（我在写设计文件(verilog)的时候顶层是没有这些互补端口的。）
请问以上两个差异是不是在quartusii中有设置?有大神用过请教教在哪设置！

上一篇：请教systemc的deprecate问题
下一篇：Xilinx Virtex-5 FPGA的DCI问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器