微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC综合后slack计算不对

DC综合后slack计算不对

时间:10-02 整理:3721RD 点击:
在综合报告里data required time=2.07 data arrival time=1.46 算出来slack = -0.61,而且报violated。
正常的话slack = data required time - data arrival time=0.61才对
初学者来求助。谢谢


有点奇怪!

没有遇到过这种问题,自我感觉应该如果上面的报告没计算错误的话这个问题可以忽略吧

这个是HOLD VIOLATED

ls正解



   的确是的,谢谢。我看了下主要是set_clock_uncertainty 影响的,想问下这个一般设置多大合理?

你确定这个不是hold问题,看你报告是不是报的min



   如果你的后端时钟数较好的话,可以设10%左右,以提高电路可靠性。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top