在使用synplify和ise的时候不能识别gtech库？

时间：10-02 整理：3721RD 点击：

synplify和ise不能识别gtech库吗?需要增加什么库文件么?还是说这两个工具直接就不支持gtech，我现在的代码是有一部分是使用gtech的，然后synplify报不能识别 primitive，网上搜索了一下要不就吧primitive重新编译成库，要不然就使用xilinx的库文件重新综合，但是这两种方法都不是我想要的，synplify和ise没有现成的库可以识别gtech吗?求知道的人回复

Synplify里面自带了gtech和dw_verilog库，需要你自己加入到那个库的路径里面去

上一篇：5. synplify综合错误：Port ‘m_clk’ on Chip drives PAD loads and non PAD loads
下一篇：两个位宽很小，深度很小的ram可以占用一个18K的BlockRam 吗

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器