传统huffman编码的verilog（VHDL）实现！
时间：10-02
整理：3721RD
点击：
huffman编码的软件是实现做过的人比较的多，硬件实现（verilog、VHDL）几乎很少，本人做了一个，基本的功能能够实现，但是发现代码的复杂度比较的大，请问有哪位兄弟做过提供点新的思路，不妨一起交流、交流共同进步！（我这里说的huffman编码是传统的基于统计模型的huffman编码，不是JPEG中用的常数表）！
自己先顶一下！
估计做这个的比较少，如果想讨论的话，不妨先把算法原理，以及你的思路和问题发表一下。
您好~可以分享您的huffman的代码吗?我在做huffman的时候遇到问题,现在peoject 停滞不前了！灰常着急~
这个贴必须顶啊
我可以做，给出你的需求?
谢谢你！
具体的Huffman设计的要求是:
1.每次针对32KB大小的数据块进行Huffman编码
2.数据的范围是0-255（ASCii码）
3.数据压缩之后输出的时候，以8个bits宽度输出，位宽不足的时候补0
注：接口信号我觉得不是最主要的，关键是实现的方案。
仁兄的如果信得过的话，可以说说你的实现结构图，也不妨交流一下心得，共同进步，我是做数字前端刚刚开始，多多指教！
怎么没有后文了，我也开始做这个了，呵呵。
小编，能不能分享你做的这个编码，怎么用HDL实现的 ? 谢谢了 。
正在看压缩解压缩的文献，感觉只看文献很空虚，请教一下如何入手