微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > vivado clock wizard

vivado clock wizard

时间:10-02 整理:3721RD 点击:
各位大侠,我用vivado的clock wizard工具,实现一个时钟的2分频。
分频之后仿真发现用输入时钟(频率2f)去采样输出时钟(频率f)domain的信号,有时候会采样不到。请教是什么原因。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top