微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > mig生成的DDR的IP核的问题

mig生成的DDR的IP核的问题

时间:10-02 整理:3721RD 点击:
请教各位大神,小弟刚学FPGA,现在在用spartan-3E的板子,想用上面的DDR SDRAM进行简单的读写,用MIG生成DDR核之后出现了很多引脚,看了一些资料也不是很清楚,不知道怎么使用生成的这个IP核控制器来进行读写,希望大神们稍作指点。

看手册, 看例子,赶紧看去吧

답글 포인트 다운로드를 적립

要是更详细就更好了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top