请教一个关于Formality软件使用的问题
时间：10-02
整理：3721RD
点击：
在比对完成之后发现有在三种数据情况下会出现不相同的情况，请问有没有什么方法能够导出这三种情况下的数据，我想用这些数据进行仿真来查找问题所在，现在我是一位一位的用手抄下来，很费时间。
不知道你比的是什么?用工具DEBUG吧，重点关注那些全1全0的点，还有全错的。有loop什么的引起概率蛮大。虽然我用的confromal，没用过formality，不过应该也有诊断工具的，自己分析下RTL代码
如果是单纯的verilog的对比， 好找问题， 如果是verilog and netlist 的对比，在netlist中 有的信号被综合功能给优化掉了， 这样如果出现不一样的结果， 那就不好找了， 不过你要是仔细的话还是能发现问题的
kuaidexintuan
已分享Analog IC设计 板块