微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > xilinx system generator中的交织问题

xilinx system generator中的交织问题

时间:10-02 整理:3721RD 点击:
我在用system generator中的交织模块interleaver/deinterleaver7.0时,每次输出都丢失两个数据。不知道有没有人遇到过类似的状况?如果有谁用到过这个交织模块,能不能共享一下资料,谢谢了~

不知道啊,帮顶一下啊

xie xie xiex ei xie xie xie

不知道啊,这种情况只能仔细看资料或者上官网论坛搜索下,看看国外人有没遇到这种情况

帮顶,一直想学generator呢。

不知道啊,帮顶一下啊

kankan

不知道+1,帮顶

时序的问题,你查看一下时延

不知道啊,帮顶一下啊

不知道啊,帮顶一下啊

用来给内部

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top