• · 高薪募集解调芯片的算法工程师！12-25
• · 请教FFT处理器内部结构（基于FPGA）12-25
• · 请教vhdl小问题！12-25
• · 网表仿真问题12-25
• · 请教一个问题，谢谢各位了！12-25
• · 今天威盛(VIA)的一道考题,求解！12-25
• · 问：V5中的DSP48E不够用！怎么办啊？12-25
• · quartus自带的仿真环境跟modelsim仿真相比有哪些不足？12-25
• · 时钟信号能不能通过I/O引脚输入，然后通过另外一个I/O引脚输出12-25
• · 很奇怪的问题。编译器不执行代码的逻辑，高手请进。12-25
• · 强烈建议我们论坛的同志们再也不要去家乐福了12-25
• · VHDL很简单的代码，编译报错。大虾请进，帮忙。12-25
• · system generator 8.2.02 的安装出现问题12-25
• · 数字滤波分布式算法！(有经验的请进)12-25
• · 哪位朋友能帮我检查下关于TAP CONTROLLER的代码？12-25
• · 国内名校博士毕业就业前景如何12-25
• · 请问如何使用下层module在输出？12-25
• · 请问如何用verilog实现一个迭代方程呀？12-25
• · 请问，做ic的问题12-25
• · if(cnt<b"0000_1010")then sum<=sum+tem_dat,累加和个数12-25
• · usb 中有关CRC问题12-25
• · 请教verilog高手！12-25
• · 请教个关于verilog问题12-25
• · ｆｆｔ　ｉｐ核，输出是实、虚及指数都为ＸＸＸ12-25
• · 谁有DVB 多路复用的TS码流文件.12-25