微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 网表仿真问题

网表仿真问题

时间:10-02 整理:3721RD 点击:
如下图所示:

寄存器的Q端不正常啊。D端的脉冲直接被过滤掉了。是不是和仿真器的仿真精度设置有关呢?
仿真是直接用的DC出来的网表,zero_delay_mode , no_timing_check模式。

看不到波形啊。

综合时有没有violation
如果有,估计是建立时间不够,高电平没被采样到

同意楼上的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top