微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > fft ip核,输出是实、虚及指数都为XXX

fft ip核,输出是实、虚及指数都为XXX

时间:10-02 整理:3721RD 点击:
fft ip核,输出是实、虚及指数都为XXX,其他输出端输出正常fft ip核,输出是实、虚及指数都为XXX,其他输出端输出正常(如输出的sop ,eop,ena等)
请问是什么问题
我用的是altera fft v2.1.3

请教小编FFT处理器内部结构(基于FPGA)
知道的话给点资料,不胜感激

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top