微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 用modelsim仿真fft出现的问题

用modelsim仿真fft出现的问题

时间:10-02 整理:3721RD 点击:
调用IP核实现256点fft后,在Quartus II72中仿真由于出现不同步问题,结果不正确。想利用modelsim仿真,在Quartus II72中生成EDA netlist时却有这样一句话“can't generate netlist output files because the file"fft_pack_fft_72.VHD" is an opencore plus time_limited file.
调用FFT核时我已经选了"generate netlist"这一选项。
急需要fft这一功能,却苦不能进行仿真验证,望高人指点。不胜感激啊!

time_limited

哈哈,道出了你的错误了吧,用了需要license的东西,但你却没有

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top