请问如何用verilog实现一个迭代方程呀？

请问各位verilog如何实现以下这个功能:
运算精度为17比特,其中符号位1比特，整数部分7比特，小数部分9比特。迭代方程组如下:
x(i+1)=a*x(i)+b*y(i)
y(i+1)=c*x(i)+d*y(i)+e*x(i)*y(i)
如果初值分别都知道,迭代次数也知道,如何用verilog实现?我拿到后想来好久,都不知道怎么办,请大家多帮忙.万分感谢.

先根据这两个方程设计出计算一次的计算单元，然后将输出的结果反馈到这个单元的输入，或者加入流水。
初学，望指教。

看你准备使用几个乘法器了
使用的少就要花时间，并且要设计控制单元来控制计算顺序
如果你使用5个乘法器，那就很简单了
将输出结果在下次计算时反馈到输入。

我是个新手.我现在连一个乘法器都有还没搞定,看来路还相当的长
先谢了,等有问题再来向大家讨教.