• · 如何实现多输入单输出端口功能11-27
• · 请教各位大神，xilinx FPGA DCM复位问题？11-27
• · FPGA对USB的读写问题11-27
• · testbench和RTL之间的时序问题11-27
• · verilog 怎么把字符串 一个字符一个字符发送11-27
• · 为什么要用状态机，或者说什么情况下非用状态机不可！11-27
• · 关于FPGA逻辑电路所需要的时钟周期数的计算11-27
• · verilog 写的串口 在一个状态机里面，有一个寄存器无法执行赋值语句11-27
• · 状态机跳转错误！11-27
• · ubuntu 14.04 64位系统 安装IUS9.20 (32位软件）的问题和解决，已成功安装11-27
• · scrambler同步问题11-27
• · 如何用verilog hdl实现求数组的第k大11-27
• · XILINX FPGA复位11-27
• · ［Zynq征文]Zynq器件存储控制器介绍(原创)11-27
• · srio的收发接反了，可以反用嘛11-27
• · FPGA中memory的应用——多通道共享缓存 ？实际中的问题！11-27
• · 用verilog如何编写一个既快速又省资源的整型开方函数呢？11-27
• · 请问，FPGA的应用在哪些领域占优势？11-27
• · Vivado综合后很多模块被优化11-27
• · 请教如何使用HSPICE求电路中各节点的电容11-27
• · FMC接口的PCB设计11-27
• · 面试官：仨月？我朋友能两天搞定！11-27
• · 有没有人做过FIR多相下采样滤波器？为啥输入频率高会造成输出失真？11-27
• · spi-nor-flash中的read和fast read什么区别啊11-27
• · 关于FPGA下载bit文件错误的问题11-27