• · 布局布线后仿真问题11-27
• · UART问提11-27
• · 有没有真正的大神，请教关于PLL的问题 万分感谢！11-27
• · 关于影响静态时序分析的因数-PVT11-27
• · DDR3 Read Leveling11-27
• · 求教！怎么看懂Isim中memory的文件所属11-27
• · ICC 建立参考库添加gds文件求助11-27
• · 请教前辈们一个简单处理器设计的问题，有劳进来看下。11-27
• · Virtex-5开发板的问题11-27
• · design compiler help11-27
• · FPGA音乐播放器：ISE中用Coregen生成的ROM怎么在Verilog中读取？11-27
• · 有关usb通道与端口11-27
• · verilog有没有类似于归约运算求和的操作符11-27
• · 加密后的.v文件如何仿真？11-27
• · 关于verilog coding style对逻辑综合结果的影响之讨论及如何更好地写verilog11-27
• · 请问：逻辑的算法与纯软件的算法有何异同11-27
• · DDR3的bank间乒乓操作问题11-27
• · FPGA Python数据联动11-27
• · TDC求助！在做TDC时，对于得出的准温度计码怎样进行转化成二进制码呀？11-27
• · 寄存器保留位？只读寄存器固定值？11-27
• · SDSoC环境下如何搭建自定义的裸机平台？11-27
• · 有大神知道FPGA中DFE的自适应算法吗？11-27
• · aurora 8B10B ip核设计11-27
• · RAM 选择11-27
• · 后仿时得到两张网表，带PG和不带PG的，请问它们区别是什么11-27