寄存器保留位？只读寄存器固定值？

小白求教：协议中寄存器的保留位在具体设计时应该如何处理，直接忽略掉吗?
               只读寄存器保存固定的值（如版本信息），以供读取，具体应该怎么写Verilog比较好?
               恳请各位大侠不吝赐教~

保留位写为0就行，其实写任意值都无所谓，毕竟不使用。版本信息那些定义个常量就好，只读的嘛，你写什么就是什么

    谢谢指教~
保留位的寄存器能不能直接不声明了，电路中没有保留位的寄存器?
固定值的寄存器这样写可以吗?有没有更好的方法?
reg q[11:0];
always @(posedge clk or negedge rst_n)
        begin
            if(！rst_n)
                q[11:0] <= 12'h510;                       
            else
                q[11:0] <= 12'h510;
        end

   直接这样写 q[11:0] <= 12'h510;      不就得了，不需要always了吧

    知道啦~谢谢~

    那q[11:0]要定义成什么类型呢?直接定义成wire型可以吗?