微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 加密后的.v文件如何仿真?

加密后的.v文件如何仿真?

时间:10-02 整理:3721RD 点击:
别人交给我们一些verilog文件,其中有个.vp文件是加密的,里面除了一些端口命名外,都是些一长串的数字和字母,在modelsim仿真中不认这些加密的文件,编译出错。另外用ncverilog仿真也一样,请问大侠谁知道怎么仿真?谢谢!

不是不认识这些文件吧,是本来文件就有错误

不是的,加密后的.v文件里面把正常的语法语句都变成了非常规的语句,但是用modelsim编译时这些非常规语句就出错,我查了下说是用candence中的ncprotect可以实现对verilog加密,而且加密后不影响仿真,但就不知道怎么仿真?是不是要加什么语句之类?

叫他给过编译后的*.vo文件?!

叫他给过编译后的*.vo文件

我用cadence的nclaunch仿真过,可以仿真的,就直接用就行了。

看给你的vendor用什么工具加密的,如果是用modelsim加密的,你用modelsim仿真就肯定没问题,但用NC就没法做下去。
各个EDA厂家的加密算法不兼容的。

加密.vp文件是用ncverilog加密的,我用ncverilog编译时总出错,不过谢谢各位了,知道可以仿真就行,我再研究研究吧。

对于加密.v的仿真,可以要求IP 供应商提供仿真模型的.

之前仿过一个加密文件,Modelsim 可以  但是nc就是不过   不知道咋办呢

今天我也遇到了,但是VCS也是可以加密的。也许你的nc仿真的是VCS加密的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top