verilog有没有类似于归约运算求和的操作符
时间：10-02
整理：3721RD
点击：
类似于规约“与”和“或”，求多bit reg的和如下
reg[9:0] a;
规约运算：&a[9:0]，|a[9:0]
有没有与之类似的运算符号可以直接求和，等效于
a[0]+a[1]+……+a[9]
reg[9:0] a;
规约运算：&a[9:0]，|a[9:0]
有没有与之类似的运算符号可以直接求和，等效于
a[0]+a[1]+……+a[9]
没有，这是累加