• · 关于使用Spartan6 GTP 进行数据互传时的错位问题11-27
• · 光纤通信aurora 8b/10b11-27
• · 有没有这种可能11-27
• · xilinx k7开发板电路图11-27
• · altera ip核生成11-27
• · IP Integrator可以怎样用？11-27
• · AES解密算法的问题……11-27
• · AXI总线 register slice？11-27
• · 求教大神们，FPGA 串并转换 ISERDES的问题11-27
• · 格雷码对比会有毛刺吗？11-27
• · DC综合时，如何约束inout类型的端口？11-27
• · 数字滤波器FIR的采样率问题11-27
• · （广州）诚招FPGA硬件工程师11-27
• · FPGA的用途及前进之路11-27
• · 数字下变频的ip核之Altera与Xilinx之对比11-27
• · 是否可以用FPGA来完成？11-27
• · FPGA与DSP之间的数据传输接口11-27
• · 刚接触编写verilog代码，有很多问题。希望前辈指教11-27
• · 如何统计reg变量中1的个数11-27
• · FPGA实现排序（中值滤波器设计）11-27
• · UltraEdit如何配置Verilog环境11-27
• · 何为技术型复合人才11-27
• · K7芯片的VCCINT和VCCAUX对地短路11-27
• · FPGA程序解读11-27
• · PCIE核的testbench仿真文件编写11-27