微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 数字滤波器FIR的采样率问题

数字滤波器FIR的采样率问题

时间:10-02 整理:3721RD 点击:
最近在设计滤波器,但一直弄不明白FIR的采样率与输入的数字信号频率之间存在什么关系,求大神指点!感激不尽!

香农采样定理。
采样频率大于2倍输入信号最高频率。一般会更高。

经过数字滤波器之后,数字信号频率(载波的中心频点)不会变,数据速率会变化(插值或者抽取),我们设计滤波器的时候,就是基于数据速率以及载波的频点、带宽来设计的。

不能bnvvhkvhvjvvvjvkhvhvhvnvbnvbvhljj

输入的数字信号频率解释如下:那么这里有两个频率,第一个,输入信号的频率(废话),假设为20M,它是模拟信号,但因为是数字滤波器,首先得进行A/D采样,假设采样速率100M,满足奈奎斯特定理即可。然后接FPGA,也就是说FIR的采样率应为100M,简单同步起来就好。

FIR工作频率必须是你输入信号频率的2倍或2倍以上。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top